在多级存储系统中，Cache处在CPU和主存之间，解决 (64) 问题。若Cache和主存的存取时间分别T1和T2，Cache的命中率为H，则计算机实际存取时间为 (65) 。当CPU向存储器...

查看本题答案

包含此试题的试卷

中级数据库系统工程师《单选集》真题及答案点击查看

你可能感兴趣的试题

在多级存储体系中Cache-主存结构的作用是解决的问题

主存容量不足辅存与CPU速度不匹配主存与辅存速度不匹配主存与CPU速度不匹配

在多级存储体系中cache--主存结构的作用是解决的问题

主存容量不足主存与辅存速度不匹配辅存与CPU速度不匹配主存与CPU速度不匹配

在Cache和主存构成的两级存储系统中Cache的存取时间为100ns主存的存取时间为1μsCach

95% 98% 98.5% 99.5%

在多级存储系统中Cache处在CPU和主存之间解决55问题若Cache和主存的存取时间分别为T1和T

写回写通映照特征

在多级存储体系中cache—主存结构的作用是解决的问题

主存容量不足主存与辅存速度不匹配辅存与CPU速度不匹配主存与CPU速度不匹配

主存储器和CPU之间增加Cache的目的是

解决CPU和主存之间的速度匹配问题扩大主存储器容量扩大CPU中通用寄存器的数量既扩大主存储器容量，又扩大CPU中通用寄存器的数量

在多级存储系统中Cache处在CPU和主存之间解决64问题若Cache和主存的存取时间分别T1

写回写通映照特征

在CPU和主存间设置cache存储器主要是为了14若使用基于数据内容进行访问的存储设备作为cache

扩充主存容量解决CPU和主存的速度匹配提高可靠性增加CPU访问的并行度

在多级存储系统中Cache处在CPU和主存之间解决64问题若Cache和主存的存取时间分别T1

主存容量扩充主存和CPU速度匹配多个请求源访问主存 BIOS存放

某计算机的存储系统由Cache一主存系统构成Cache的存取周期为10ns主存的存取周期为50ns在

0.856 0.862 0.958 0.960

下列有关存储器的说法错误的是

访问存储器的请求是由CPU发出的 Cache与主存统一编址，即主存空间的某一部分属于Cache Cache的功能全由硬件实现 Cache—主存层次主要为了解决存储系统的速度问题

在多级存储系统中Cache处在CPU和主存之间解决64问题若Cache和主存的存取时间分别T1

HT₁+T₂ (1-H)T₁+HT₂ T₂-HT₁ HT₁+(1-H)T₂

在多级存储体系中Cache-主存结构的作用是解决10的问题

辅存与CPU速度不匹配主存与CPU速度不匹配主存容量不足主存与辅存速度不匹配

在多级存储系统中Cache处在CPU和主存之间解决55问题若Cache和主存的存取时间分别为T1和T

H·TI+T2 (1-H·T1)+H·T2 T2-H·T1 H·T1+(1-H)·T2

某计算机的存储系统由Cache-主存系统构成Cache的存取周期为10ns主存的存取周期为50ns在

0.856 0.862 0.958 0.960

在多级存储系统中Cache处在CPU和主存之间解决55问题若Cache和主存的存取时间分别为T1和T

主存容量扩充主存和CPU速度匹配多个请求源访问主存 BIOS存放

在多级存储系统中Cache处在CPU和主存之间解决55问题若Cache和主存的存取时间分别为T1和T

LRU FIFO FILO RANDOM

主存储器和CPU之间增加高速缓冲存储器Cache的目的是

扩大存储系统的容量解决CPU与主存的速度匹配问题扩大存储系统的容量和提高存储系统的速度便于程序的访存操作

在多级存储系统中Cache处在CPU和主存之间解决55问题若Cache和主存的存取时间分别为T1和T

Cache CPU Cache和CPU Cache或CPU

在多级存储系统中Cache处在CPU和主存之间解决64问题若Cache和主存的存取时间分别T1

LRU FIFO FILO RANDOM

在多级存储系统中，Cache处在CPU和主存之间，解决 (64) 问题。若Cache和主存的存取时间分别T1和T2，Cache的命中率为H，则计算机实际存取时间为 (65) 。当CPU向存储器...

包含此试题的试卷

你可能感兴趣的试题

热门试题

热门题库