若一个交换局的缓冲存储器的读出时钟频率大于写入时钟频率时会出现（）

查看本题答案

包含此试题的试卷

非流水线式存储器读写机器周期至少需要包含2个时钟周期每一个读写机器周期在第一个时钟周期将存储器地址发送到地址总线上突发式存储器读写机器周期需要5个时钟周期若存储器读写速度较慢，突发式存储器读写机器周期可以在第一个时钟周期之后插入若干等待周期

输入时隙对应于相应的话音存储器单元地址输出时隙对应于相应的话音存储器单元地址输入时隙对应于相应的控制存储器单元地址

7.2MHz 2.4MHz 0.8MHz 9.2MHz

存储器总线时钟频率为100MHz的SDRAM内存条存储器总线时钟频率为133MHz的SDRAM内存条存储器总线时钟频率为100MHz的DDR SDRAM内存条存储器总线时钟频率为133MHz的DDR SDRAM内存条

CPU的工作频率越高，处理速度通常就越快主存的存取周期越长，存取速度越快高速缓冲存储器的存取速度比主存快得多总线传输速率不仅与总线的时钟频率有关，还与总线宽度有关

存储器的读出时间存储器的写入时间存储器进行连续两次存储操作所需间隔的最小时间存储器的读出和写入时间的平均值

7.0MHZ、14.3MHZ 14.3MHZ、7.0MHZ 14.3MHZ、28.6MHZ 28.6MHZ、14.3MHZ

CPU的工作频率越高，通常处理速度就越快主存储器的存取周期越长，存取速度越快快存(高速缓冲存储器)的速度比主存储器快得多总线传输速率不仅与总线的时钟频率有关，还与总线宽度有关