当前位置: X题卡 > 所有题目 > 题目详情

假设某CPU的基本总线周期有4个状态,分别为T1、T2、T3、T4。系统规定,在 T2开始时发读写命令,在T4开始时信息要读出到数据总线或写入到存储体。为适应访问慢速存储体的需要,必须在原4个状态中,...

查看本题答案

你可能感兴趣的试题

G://10.5kV,T1:10.5/121kV,T2: 110/38.5kV,T3:35/6.3kV  G://10kV,T1:10/121kV,T2:121/35kV,T3:35/6kV  G://11kV,T1:11/110kV,T2:110/38.5kV,T3:35/6.6kV  G://10.5kV,T1:10.5/110kV,T2:121/35kV,T3:35/6kV  
不存在任何  存在T2读“脏”数据的  存在T2丢失修改的  存在T3丢失修改的  
G://10.5kV;T1:10.5/121kV;T2:110/38.5kV;T3:35/6.3kV  G://10kV;T1:10/121kV;T2:121/35kV;T3:35/6kV  G://11kV;T1:11/110kV;T2:110/38.5kV;T3:35/6.6kV  G://10.5kV;T1:10.5/110kV;T2:121/35kV;T3:35/6kV  
不存在任何  存在T1不能重复读的  存在T1丢失修改的  存在T2读“脏”数据的  

热门试题

更多