首页试卷库试题库

当前位置： X题卡 > 所有题目 > 题目详情

假设某CPU的时钟周期为5ns，所访问的主存的存取周期为60ns，为了正确读出主存中的指令和数据，还需在总线周期中插入两个等待状态，则此CPU的总线周期应该为( )。

查看本题答案

包含此试题的试卷

计算机等级考试《单选题》真题及答案点击查看

你可能感兴趣的试题

在CPU执行一段程序的过程中Cache的存取次数为4600次由主存完成的存取次数为400次若Cach

5.4 6.6 8.8 9.2

在CPU执行一段程序的过程中Cache的存取次数为4600次由主存完成的存取次数为400次若Cach

5.4 6.6 8.8 9.2

在主存和CPU之间增加Cache的目的是在CPU执行一段程序的过程中Cache的存取次数为22

0.8 0.89 0.9 0.95

假设某CPU的时钟周期为5ns所访问的主存的存取周期为60ns为了正确读出主存中的指令和数据还需在总

10ns 20ns 40ns 50ns

指令周期是指

CPU从主存取出一条指令的时间 CPU执行一条指令的时间 CPU从主存取出一条指令加上执行这条指令的时间时钟周期

在CPU执行一段程序的过程中Cache的存取次数为1900次由主存完成的存取次数为100次若Cach

5 6 7 8

在主存和CPU之间增加Cache的目的是在CPU执行一段程序的过程中Cache的存取次数为22

提高内存工作的可靠性扩展内存容量方便用户操作提高CPU数据传输速率

某计算机的存储系统由Cache一主存系统构成Cache的存取周期为10ns主存的存取周期为50ns在

0.856 0.862 0.958 0.960

在CPU执行一段程序的过程中Cache的存取次数为4600次由主存完成的存取次数为400次若Cach

5.4 6.6 8.8 9.2

假设某计算机的存储系统由Cache和主存组成某程序执行过程中访存1000次其中访问Cache缺失未命

75.5% 90.7% 83.3% 69.8%

假设某CPU的一个总线周期为50ns时钟周期为2ns所访问的主存的存取速度为60ns为了正确读出内存

20个 10个 5个 1个

在主存和CPU之间增加Cache的目的是在CPU执行一段程序的过程中Cache的存取次数为22

9.6 7.98 7.8 6.9

在CPU执行一段程序的过程中Cache的存取次数为1900次由主存完成的存取次数为100次若Cach

0.93 0.95 0.97 0.99

某计算机字长为32位存储器存取周期为100ns则存储器的带宽为10若CPU执行一段程序访问存储器16

50 100 90 60

在CPU执行一段程序的过程中Cache的存取次数为3800次由主存完成的存取次数为200次若C

5 6 7 8

CPU的工作周期为20ns主存存取周期为10ns此时DMA接口适合采用方式与CPU共享主存

停止CPU访问主存周期挪用 DMA与CPU交替访存以上无正确选项

在CPU执行一段程序的过程中Cache的存取次数为3800次由主存完成的存取次数为200次若C

0.93 0.95 0.97 0.99

某计算机的存储系统由Cache-主存系统构成Cache的存取周期为10ns主存的存取周期为50ns在

0.856 0.862 0.958 0.960

在CPU执行一段程序的过程中Cache的存取次数为4600次由主存完成的存取次数为400次若Cach

18.6 21.7 23.8 25

热门试题

更多

热门题库

更多

软件测试工程师计算机等级考试法宣在线考试司法卷一司法卷二司法卷三司法卷四企业法律顾问资格考试 “十三五”规划继续教育潜力激活与创造力开发继续教育创新创业能力继续教育科研方法与论文写作继续教育全面深化改革实现文明发展提高自身绩效路径与方法互联网监管与网络道德建设 “互联网+”和电子商务继续教育