你可能感兴趣的试题
29个 （29+29）个 （29×29）个 （9×9）个
输入时隙对应于相应的话音存储器单元地址 输出时隙对应于相应的话音存储器单元地址 输入时隙对应于相应的控制存储器单元地址
29个 (29+29)个 (29×29)个 (9×9)个
一种寄存标志 寄存器地址 存储器的地址 输入/输出地址
全部10位地址线 其中的高8位地址线 其中的高6位地址线 其中的高4位地址线
半导体存储器的基本结构都是由地址译码器、存储矩阵和读写控制电路三大部分构成的 ROM的主要特点是在工作电源下可以随机地写入或读出数据 静态RAM存储单元的主体是由一对具有互为反馈的倒相器组成的双稳态电路 动态RAM存储单元的结构比静态RAM存储单元的结构简单
地址译码 指令译码 数据译码 选择多路数据至ALU
全部10位地址线 其中的高8位地址线 其中的高6位地址线 其中的高4位地址线
其中的高8位地址线 其中的高4位地址线， 其中的高6位地址线 以上都不对
全部10位地址线 其中的高8位地址线 其中的高6位地址线 其中的高4位地址线
地址译码电路 地址和数据总线 微操作形成部件 指令译码器组
一种寄存标志 寄存器地址 存储器地址 输入/输出地址
一种寄存标志 是寄存器地址 存储器的地址 输入/输出地址
湘公网安备 43130202000226号