首页
试卷库
试题库
当前位置:
X题卡
>
所有题目
>
题目详情
假定采用IEEE754单精度浮点数格式表示一个数为45100000H,则该数的值是______。
查看本题答案
包含此试题的试卷
国家统考科目《单项选择》真题及答案
点击查看
你可能感兴趣的试题
Pentium微处理器中的浮点数符合IEEE754标准设一个单精度浮点数为0100000001110
10000000
01000000
00000001
00000011
问下列IEEE754单精度浮点数所表示的十进制数分别是多少110000011111000000000
符合IEEE754标准的单精度浮点数01000010110001001000000000000000
问下列IEEE754单精度浮点数所表示的十进制数分别是多少101111010100000000000
在Pentium微处理器中浮点数的格式采用IEEE754标准假设一个规格化的32位浮点数如下1100
-2.75
-16.75
-20.75
-18.75
在IEEE754标准中浮点数的表示采用双精度格式是位
64
32
16
128
在IEEE754标准中浮点数的表示采用扩展双精度格式是位
64
32
16
128
问下列IEEE754单精度浮点数所表示的十进制数分别是多少001110101000000000000
在Pentium微处理器中浮点数的格式采用IEEE754标准假设一个规格化的32位浮点数如下1100
-2.75
-16.75
-20.75
-18.75
浮点数的一般表示形式为N=2E×F其中E为阶码F为尾数以下关于浮点表示的叙述中错误的是1两个浮
阶码的长度决定浮点表示的范围,尾数的长度决定浮点表示的精度
工业标准IEEE754浮点数格式中阶码采用移码、尾数采用原码表示
规格化指的是阶码采用移码、尾数采用补码
规格化表示要求将尾数的绝对值限定在区间[0.5,1)
下列是关于浮点数的说法 ①浮点数编码方式不但扩大了数值的表示范围而且也增加了数据表示的数量 ②IE
1
2
3
4
Pwntium微处理品器中的浮点数复合IEEE754标准设一个单精度浮点数为010000000111
10000000
01000000
00000001
00000011
在IEEE754标准中浮点数的表示采用单精度格式是位
64
32
16
128
按IEEE754标准一个浮点数由三个域组成
问下列IEEE754单精度浮点数所表示的十进制数分别是多少010101010110000000000
下面关于计算机浮点数的叙述中正确的是
浮点数的绝对值不能大于10
10
十进制整数不能用浮点数精确表示
Pentium微处理器中的浮点数采用40位二进制编码
Pentium微处理器中浮点数的格式采用IEEE754标准
短浮点数IEEE754编码的格式为数符1位阶码8位移码表示尾数23位若浮点数x按此格式存储为4136
3.75
3.375
11.375
11.75
在Pentium微处理器中浮点数的格式采用IEEE754标准假设一个规格化的32位浮点数如下1100
-2.75
-16.75
-20.75
-18.75
问下列IEEE754单精度浮点数所表示的十进制数分别是多少000000000000000000000
浮点数的一般表示形式为N=2E×F其中E为阶码F为尾数以下关于浮点表示的叙述中错误的是3两个浮
阶码的长度决定浮点表示的范围,尾数的长度决定浮点表示的精度
工业标准IEEE754浮点数格式中阶码采用移码、尾数采用原码表示
规格化指的是阶码采用移码、尾数采用补码
规格化表示要求将尾数的绝对值限定在区间[0.5,1)
热门试题
更多
在二叉树的顺序存储中每个结点的存储位置与其父结点左右子树结点的位置都存在一个简单的映射关系因此可与三叉链表对应若某二叉树共有n个结点采用三叉链表存储时每个结点的数据域需要d个字节每个指针域占用4个字节若采用顺序存储则最后一个结点下标为k起始下标为1采用顺序存储更节省空间的情况是______
设主存容量1MB有16KB直接相联映像的Cache假定该Cache的块为8个32位的字解答下列问题写出主存的地址格式
页式存储系统的逻辑地址是由页号和页内地址两部分组成地址变换过程如下图所示假定页面的大小为8K图中所示的十进制逻辑地址9612经过地址变换后形成的物理地址a十进制是______
如下图所示若低位地址A0~A11接在内存芯片地址引脚上高位地址A12~A19进行片选译码其中A14和A16没有参加译码且片选信号低电平有效则对下图所示的译码电路不属于此译码空间的地址是______
已知某二叉树的中序层序序列为DBAFCEFDEBCA则该二叉树的后序序列为______
下面关于交换机的说法中正确的是______
现代操作系统中一方面进程具有独立性另一方面进程之间具有相互制约性对于任意两个并发的进程它们的关系是______
判断有向图是否存在回路除了可以利用拓扑排序方法外还可以利用的是______
在某个操作系统中通过大量的实验人们观察到在两次缺页中断之间执行的指令数与分配给程序的页框数成正比即可用内存加倍缺页中断的平均间隔也加倍整体缺页次数减少约一半假设一条普通指令需要100ns但若发生了缺页中断就需要1ms一个程序运行了60s期间发生了1500次缺页中断如果该程序的可用内存增加到原来的2倍那么请计算此时这个程序运行需要多少时间
假设有8个记录ABCDEFGH存放在磁盘里每个磁道有8个扇区正好可以存放8个记录假设磁盘旋转速度为20ms/r处理程序每读出一个记录后用2ms的时间进行处理请问当记录ABCDEFGH按顺序放在磁道上时顺序处理这5个记录花费的总时间是多少假设启动时的位置正好在A扇区的起点
下面关于B-树和B+树的叙述中不正确的是______
哈佛Harvard结构的基本特点是______
下面是给出的一段IP数据包头所包含的数据450000305252400080062C23C0A80101D803E215请根据IPv4头部格式回答如下问题该IP包是由什么传输层协议发出的注IP分组头结构分别如下图所示
循环队列用数组A[0..m-1]存放其元素值已知其头尾指针分别为front和rear则当前元素个数为______
已知数组A[1..n]的元素类型为整型int设计一个时间和空间上尽可能高效的算法将其调整为左右两部分左边所有元素为负整数右边所有元素为正整数不要求对这些元素排序说明你所设计算法的时间复杂度和空间复杂度
计算机网络体系之所以采用层次结构的主要原因是______
已知加权有向图如下图所示回答下列问题画出该有向图的邻接矩阵
已知数组A[1..n]的元素类型为整型int设计一个时间和空间上尽可能高效的算法将其调整为左右两部分左边所有元素为负整数右边所有元素为正整数不要求对这些元素排序给出算法的基本设计思想
某计算机采用虚拟页式存储技术系统为每一个进程提供65536B的地址空间页面大小为4096B某一个进程的代码段有32768B数据段16396B堆栈段在进程创建时为1024B运行中最大会增长到15284B那么对这个进程正确的描述是______
设主存容量1MB有16KB直接相联映像的Cache假定该Cache的块为8个32位的字解答下列问题主存地址为DE8F8H的单元在Cache中的什么位置
文件共享可以有多种方式下列不是文件共享的方式是______
局域网中访问冲突的根源是______
下面是给出的一段IP数据包头所包含的数据450000305252400080062C23C0A80101D803E215请根据IPv4头部格式回答如下问题该IP包的总长度是多少头部长度是多少
以太网的MAC子层遵守的标准是______
计算机系统中判断是否有中断事件发生的时机是______
在计算机体系结构中CPU内部包括程序计数器PC存储器数据寄存器MDR指令寄存器IR和存储器地址寄存器MAR等若CPU要执行的指令为MOVR0#100即将数值100传送到寄存器R0中则CPU首先要完成的操作是______
在文件的逻辑组织中不属于记录文件的是______
一台模型机共有7条指令主频25MHz各指令的使用频度与CPI如下表所列该机有8位和16位两种指令字长采用2-4扩展操作码8位字长指令为寄存器-寄存器R-R二地址类型16位字长指令为寄存器-存储器R-M二地址变址类型地址码范围在-128~127之间表指令字长使用频率执行一条指令的周期数CPII18位35%1I28位25%2I38位20%2I416位10%2I516位5%1I616位3%2I716位2%2该机允许使用多少个可编址的通用寄存器多少个变址寄存器
汉字啊的十进制区位码为16-01它的十六进制机内码是______
一台模型机共有7条指令主频25MHz各指令的使用频度与CPI如下表所列该机有8位和16位两种指令字长采用2-4扩展操作码8位字长指令为寄存器-寄存器R-R二地址类型16位字长指令为寄存器-存储器R-M二地址变址类型地址码范围在-128~127之间表指令字长使用频率执行一条指令的周期数CPII18位35%1I28位25%2I38位20%2I416位10%2I516位5%1I616位3%2I716位2%2计算操作码的平均码长
热门题库
更多
国家统考科目
香港法概论
反间谍法
__学
合同法
证据学
民事诉讼法学
民法学
刑法学
消费者权益保护法
法理学
竞争法
国际公法
国际经济法
农村政策法规
行政法与行政诉讼法