你可能感兴趣的试题
用于解决某一问题的一个指令序列称为指令系统 一台机器指令系统中的每条指令都是CPU可执行的 CPU指令系统是完全一样的类型 CPU指令系统完全不一样
CPU产生每条指令的操作信号并将操作信号送往相应的部件进行控制 程序控制器PC除了存放指令地址，也可以临时存储算术/逻辑运算结果 CPU中的控制器决定计算机运行过程的自动化 指令译码器是CPu控制器中的部件
中断方式下，CPU需要执行程序来实现数据传送 中断方式和DMlA方式下，CPU与I/O设备都可同步工作 中断方式和DMA方式相比，快速I/O设备更适合采用中断方式传递数据 若同时接到DMA请求和中断请求，CPU优先响应DMA请求
CPU是中央处理单元的简称 CPU能直接为用户解决各种实际问题 CPU的档次可粗略地表示微机的规格 CPU能高速、准确地执行人预先安排的指令
指令集过分庞杂 每条复杂指令需要占用过多的CPU周期 CPU中的寄存器过多，利用率低 强调数据控制，导致设计复杂，研制周期长
在容量确定的情况下，替换算法的时间复杂度是影响Cache命中率的关键因素 Cache的设计思想是在合理成本下提高命中率 Cache的设计目标是容量尽可能与主存容量相等 CPU中的Cache容量应大于CPU之外的Cache容量
将CPU时间划分成许多小片，轮流为多个程序服务，这些小片称为时间片 由于CPU是计算机系统中最宝贵的硬件资源，为了提高CPU的利用率，一般采用多任务处理 正在CPU中运行的程序称为前台任务，处于等待状态的任务称为后台任务 在单CPU环境下，多个程序在计算机中同时运行时，意味着它们宏观上同时运行，微观上由CPU轮流执行
cache扩充了主存储器的容量 cache可以降低由于CPU与主存之间的速度差异造成的系统性能影响 cache的有效性是利用了对主存储器访问的局部性特征 cache通常保存着主存储器中部分内容的一份副本
ROM中的信息只能被CPU读取 ROM主要用来存放计算机系统的程序和数据 我们不能随时对ROM改写 ROM一旦断电信息就会丢失
指令集过分庞杂 每条复杂指令需要占用过多的CPU周期 CPU中的寄存器过多，利用率低 强调数据控制，导致设计复杂，研制周期长
Cache扩充了主存储器的容量 Cache可以降低由于CPU与主存之间的速度差异造成的系统性能影响 Cache的有效性是利用了对主存储器访问的局部性特征 Cache中通常保存着主存储器中部分内容的一份副本
Cache扩充了主存储器的容量 Cache可以降低由于CPU与主存之间的速度差异造成的系统性能影响 Cache的有效性是利用了对主存储器访问的局部性特征 Cache中通常保存着主存储器中部分内容的一份副本
CPU产生每条指令的操作信号并将操作信号送往相应的部件进行控制 程序控制器(PC))除了存放指令地址，也可以临时存储算术/逻辑运算结果 CPU中的控制器决定计算机运行过程的自动化 指令译码器是CPU控制器中的部件
中断方式下，CPU需要执行程序来实现数据传送 中断方式和DMA方式下，CPU与I/O设备都可同步工作 中断方式和DMA方式相比，快速I/O设备更适合采用中断方式传递数据 若同时接到DMA请求和中断请求，CPU优先响应DMA请求
中断方式下，CPU需要执行程序来实现数据传送 中断方式和DMA方式下，CPU与I/O设备都可同步工作 中断方式和DMA方式相比，快速I/O设备更适合采用中断方式传递数据 若同时接到DMA请求和中断请求，CPU优先响应DMA请求
支持实时处理 低功耗 字长在16位以下 集成了测试电路
Cache扩充了主存储器的容量 Cache可以降低由于CPU与主存之间的速度差异造成的系统性能影响 Cache的有效性是利用了对主存储器访问的局部性特征 Cache中通常保存着主存储器中部分内容的一份副本
CUP产生每条指令的操作信号并将操作送往相应的部件进行控制 程序计数器 PC除了存放指令地址，也可以临时存储算术/逻辑运算结果 CPU中的控制器决定计算机运行过程的行动化 指令译码器是 CPU控制器中的部件
在容量确定的情况下，替换算法的时间复杂度是影响Cache命中率的关键因素 Cache的设计思想是在合理成本下提高命中率 Cache的设计目标是容量尽可能与主存容量相等 CPU中的Cache容量应该大于CPU之外的Cache容量
湘公网安备 43130202000226号