你可能感兴趣的试题
先入后出(FILO)算法 随机替换(RAND)算法 先入先出(FIFO)算法 近期最少使用(LRU)算法
全部由软件实现 全部由硬件实现 由硬件和软件相结合实现 有的计算机由硬件实现，有的计算机由软件实现
先入后出(FILO)算法 随机替换(RAND) 算法 先入先出(FIFO)算法 近期最少使用(LRU)算法
先入后出(FILO)算法 随机替换(RAND)算法 先入先出(FIFO)算法 近期最少使用(LRU)算法
00010001001101 01001000110100 10100011111000 11010011101000
全部由软件实现 全部由硬件实现 由硬件和软件相结合实现 有的计算机由硬件实现，有的计算机由软件实现
Cache中存放的主存储器中某一部分内容的映象 Cache能由用户直接访问 位于主板上的12Cache要比与CPU封装在一起的L1 Cache速度快 Cache存储器的功能不全由硬件实现
访问存储器的请求是由CPU发出的 Cache与主存统一编址，即主存空间的某一部分属于Cache Cache的功能全由硬件实现 Cache—主存层次主要为了解决存储系统的速度问题
先入后出(FILO)算法 随机替换(RAND)算法 先入先出(FIFO)算法 近期最少使用(LRU)算法
00010001001101 01001000110100 10100011111000 11010011101000
“Cache 是介于 CPU和硬盘驱动器之间的存储器” “CPU 存取 Cache 中的数据速度较快” “Cache 的容量达到一定数量后，速度的提高就不显著了” “Cache 缓冲存储器是一种 SRAM 静态存储器”
从功能上看，Cache实质上是CPU寄存器的扩展 Cache的存取速度接近于主存的存取速度 Cache的主要功能是提高主存与辅存之间数据交换的速度 Cache中的数据是主存很小一部分内容的映射(副本)
00010001001101 01001000110100 10100011111000 11010011101000
先入后出(FILO)算法 随机替换(RAND)算法 先入先出(FIFO)算法 近期最少使用(LRU)算法
先入后出(FILO)算法 随机替换(RAND) 算法 先入先出(FIFO)算法 近期最少使用(LRU)算法
先入后出(FILO)算法 随机替换(RAND)算法 先入先出(FIFO)算法 近期最少使用(LRU)算法
先入后出（FILO）算法 随机替换（RAN算法 先入先出（FIFO）算法 近期最少使用（LRU）算法
Cache中存放的只是主存储器中某一部分内容的映像 Cache能由用户直接访问 位于主板上的L2 Cache要比与CPU封装在一起的L1 Cache速度快 Cache存储器的功能不全由硬件实现
00010001001101(二进制) 01 001000110100(二进制) 1010001111 1000(二进制) 11010011101000(二进制)
湘公网安备 43130202000226号